几个月前，AMD发布了关于Regen CPU新技术的信息。AMD的3D V-Cache技术可获得高达64MB的额外L3缓存，并堆叠在Ryzen CPU的顶部。3D快取从一开始就设计成可堆叠。这证明AMD在这种技术上工作了好几年。

TechInsights网站上的Yuzo Fukuzaki现在提供了有关AMD缓存技术新发展的详细信息，Fukuzaki在Ryzen 9 5950X样本中发现了特定的连接点。样品中还提供了更多铜连接点，为3D V-Cache创建无障碍环境的附加空间的说明。

堆栈安装过程使用称为“硅通孔”的技术，该技术通过混合粘合将SRAM的第二层连接到芯片上。在TSV中使用铜代替普通焊料，可以获得更高的热效率和更高的带宽。这取代了用焊料将两个芯片连接在一起的方法。

他还在LinkedIn关于这个问题的文章中指出，为了解决memory_wall问题，缓存内存设计很重要。这是进程节点上缓存密度的趋势，逻辑3D内存整合可以帮助获得更高的性能。AMD开始整合Chiplet CPU，KGD(Known Good Die)可以解决模具的低产量问题。在国际roadmap设备和系统(Irds)中，这项创新预计将于2022年实现。

TechInsights反方向深入研究3d V-Cache的连接方式，并提供以下结果：

TSV间隔17m

硬币尺寸6.2 x 5.3m

TSV数量粗略估计；大约23000个

TSV过程位置；M10-M11之间(共15种金属，从M0开始)

可以推测，AMD计划在未来的结构(例如即将推出的Zen 4体系结构)中使用3D V-Cache。这项新技术使AMD处理器实现了有利于英特尔技术的飞跃。由于CPU核心数量每年都在增加，L3缓存大小变得越来越重要。